I2C interface的连接

2026-6-01 22:33

杂

//DUT-slave
assign (strong1, strong0) sda=oe ? out : 1'hz;
assign (weak1, weak0) sda=0;

//Ver-master
assign (pull1, pull0) sda=oe ? vif.sda : 1'hz;

//DUT-slave
assign (strong1, strong0) sda=oe ? out : 1'hz;
assign (weak1, weak0) sda=0;

//Ver-master
assign (pull1, pull0) sda=oe ? vif.sda : 1'hz;

SystemVerilog

暂无评论

发送评论编辑评论

Markdown

邮件提醒

|´・ω・)ノ

ヾ(≧∇≦*)ゝ

(☆ω☆)

（╯‵□′）╯︵┴─┴

￣﹃￣

(/ω＼)

∠( ᐛ 」∠)＿

(๑•̀ㅁ•́ฅ)

→_→

୧(๑•̀⌄•́๑)૭

٩(ˊᗜˋ*)و

(ノ°ο°)ノ

(´இ皿இ｀)

⌇●﹏●⌇

(ฅ´ω`ฅ)

(╯°A°)╯︵○○○

φ(￣∇￣o)

ヾ(´･･｀｡)ノ"

( ง ᵒ̌皿ᵒ̌)ง⁼³₌₃

(ó﹏ò｡)

Σ(っ °Д °;)っ

( ,,´･ω･)ﾉ"(´っω･｀｡)

╮(╯▽╰)╭

o(*////▽////*)q

＞﹏＜

( ๑´•ω•) "(ㆆᴗㆆ)

颜文字

Emoji

小恐龙

花!