[supsystic-tables id=2]

一、简介 1、AXI 简介 AXI，全称Advanced Extensible Interface，高级可扩展接口，是ARM在AMBA3中推出的核心成员，是现代SOC中实现高带宽、低延迟设备互联的标准接口。AXI的核心设计理念是通道分离、地址/数据解耦、高效握手，能满足从简单寄存器配置到高速DDR存储的各类通信需求，其主要特点如下所示： 分离的地址…

分解测试点后，跟设计要芯片IDLE状态需要关注那些信息，列个表（仿真结束检查）？包括状态机，计数器，fifo等 是否考量反压测试，长反压（内部buffer满或者调度压满）、短反压、长短交替反压。 clock gating，分为两类，1.关闭部分时钟，不影响业务正常执行，我们验证下发关闭时钟的激励，验证环境无感，无其他特殊处理，仍正常产生期望数据包进…

有这样一个场景。 先配置寄存器A，然后配置寄存器B为A5后，A寄存器内容才生效。 我们按配置流程走，先配置寄存器A，再写寄存器B为A5，从业务输出上看到寄存器A的内容确实生效了。这时，我们可能会忽略一个问题，那就是寄存器A生效到底是，在写入寄存器A时就立马生效了，还是在写寄存器B为A5的时候才生效的。 所以，这块我们应该发散我们的思维，去反向思考；…

有这样一个场景。 我们下发一个访问包，当发送的访问包校验正确时，DUT会回复一个正常的响应包，当发送的访问包校验错误时，DUT会回复一个空响应包。 如果我们只发送一个错误访问包，DUT返回了一个空响应包，我们环境同样产生了一个空返回包，这样两个包比对成功，设计行为是符合预期的，看起来没有问题，但是很有可能泄露bug。 我们下发一个错误访问包，DUT…

现在有这样一个场景。 DUT内有一个计数器，计到阈值后，触发一个功能，然后计数器置0，重新开始计数；如此循环，不断触发相关功能。 例如，计数器阈值为200，当计数器计到100时，我们动态将计数器阈值改配为50，很可能计数器后续会一直计到最大值，然后回卷，当重新计到50时，才会触发相关功能。这样的处理逻辑显然是不可接受的。